FAQ (engl. Frequently Asked Questions)

Haben Sie Fragen zu ESD- oder EOS-Themen oder Kommentare zu den hier veröffentlichten Erklärungen, dann schreiben Sie bitte eine Email an info[at]esd-forum.de.

Modelle

Welche Relevanz haben die unterschiedlichen ESD Modelle für die Bestimmung der ESD-Empfindlichkeit von elektronischen Bauelementen?

Die ersten ESD-Modelle wurden in einer Zeit entwickelt, in der die im Feld auftretenden ESD-Entladeströme noch nicht ausreichend genau gemessen werden konnten. Anhand von Modellvorstellungen wurden elektrische Netzwerke definiert, mit denen die Empfindlichkeit von elektronischen Bauelementen gegen ESD gemessen werden konnte. Heute ist eine andere Sichtweise vorherrschend. Generell unterscheidet man zwischen 1‑Terminal und 2‑Terminal Testverfahren und zwischen Testverfahren mit langen ESD-Pulsen mit moderater Anstiegszeit und solchen mit sehr kurzen ESD-Pulsen mit schneller Anstiegszeit, sehr hohen Spitzenströmen und geringem Energieinhalt.

Human Body Model (HBM, nominal: C = 100 pF, R = 1500 Ω): Das HBM ist das älteste Model und beschreibt die Entladung einer aufgeladenen Person über ein Bauelement nach Masse. Es handelt sich dabei um ein 2-Terminal Testverfahren mit relativ langer Pulsweite (150 ns) und moderater Anstiegszeit (2-10 ns). Das HBM entstand zu Zeiten, in denen die manuelle Bestückung von Leiterplatten vorherrschend war, und war über Jahrzehnte das ESD-Model der Wahl. Bei Bauelementen mit konventioneller Fertigungs-Technologie werden i.d.R. thermische Ausfälle adressiert und das ESD-Ausfallrisiko dieser Bauelemente korreliert nachweislich mit der mit diesem Modell ermittelten ESD-Festigkeit. Für Bauelemente mit sehr geringer Strukturgröße (<100 nm) ist in der ESD-Fachwelt die Relevanz des HBM jedoch inzwischen umstritten. Fehleranalysen von ESD-Feldausfällen zeigen für diese Bauelemente nur noch geschädigte Gate Oxide (GOX-Ausfälle). Das traditionelle Testverfahren für diese Fehlersignatur ist das CDM (1‑Terminal Testverfahren mit sehr kurzen ESD-Pulsen, siehe unten). Allerdings werden beim ESD-Test von hoch integrierten Bauelementen auch beim HBM zunehmend GOX-Ausfälle und immer weniger thermische Ausfälle verursacht.

Machine Model (MM, nominal: C = 200 pF, R = 0 Ω): Das MM wurde ursprünglich in Japan als “worst case” Human Body Model eingeführt und später von der amerikanischen Automobilindustrie irrtümlich als so genanntes Machine Model übernommen. Tatsächlich modelliert es nicht die Entladung eines aufgeladenen metallischen Objekts. Eine derartige Entladung wird wesentlich besser durch das CDM beschrieben (siehe unten). Wie beim HBM handelt es sich beim MM um ein 2-Terminal Testverfahren mit vergleichbarer Pulsbreite und Anstiegszeit. In der ESD-Fachwelt herrscht weitgehend Übereinstimmung, dass beide ESD-Modelle dieselben Fehlermechanismen adressieren. Auf Grund ihrer Netzwerkparameter (Rnominal = 0 Ω, Rreal = 10-100 Ω) sind MM-Testgeräte im Vergleich zu denen für das HBM deutlich schlechtere Stromgeneratoren. Aus diesem Grund sind auch die MM Testergebnisse weniger gut reproduzierbar und wesentlich stärker vom verwendeten Testgerät abhängig.

Charged Device Model (CDM): Für die Bestimmung der ESD-Empfindlichkeit von hoch integrierten Bauelementen ist das CDM das wichtigste Modell, da es die in der automatisierten Fertigung auftretenden ESD-Belastungen am Besten widerspiegelt. Es handelt sich um ein 1-Terminal Testverfahren mit sehr kurzen Belastungspulsen (<1 ns) und sehr schnellen Anstiegszeiten, deren genaue Forum und Höhe durch das Bauelement selbst (bzw. durch dessen Kapazität zur Umgebung) festgelegt wird. Auf Grund der geringen übertragenen Energie kommt es in der Regel nicht zu thermischen Ausfällen sondern fast ausschließlich zu Gate Oxid (GOX)-Ausfällen. CDM-Tests sind vergleichsweise aufwändig und weniger gut reproduzierbar als HBM-Tests.

Socketed Device Model (SDM): Das SDM ist ein 2-Terminal Testverfahren mit sehr kurzen Belastungspulsen (2-3 ns) und sehr schnellen Anstiegszeiten. Die Testpulse werden nicht wie beim CDM vom Bauelement bestimmt sondern werden vom Prüfgerät (einschließlich Testplatine und Testsockel) festgelegt. In der Regel erzeugen SDM und CDM dieselben Fehlersignaturen. Allerdings gibt es keine eindeutige Korrelation bezüglich der Ausfallspannungen. SDM-Tests sind weniger zeitaufwändig und besser reproduzierbar als CDM-Tests. Mit SDM können potentiell CDM-schwache Bauelemente identifiziert werden. Die entsprechenden Testgeräte (ZapMaster, Thermo Fisher) werden jedoch inzwischen nicht mehr hergestellt.

Tranmission Line Pulse (TLP): TLP ist ein 2-Terminal Messverfahren, das auf Rechteckpulsen unterschiedlicher Pulsweiten (klassisch 100 ns) basiert und das häufig in der ESD-Entwicklung für die Charakterisierung von ESD-Schutzelementen eingesetzt wird. Es erlaubt die Bestimmung der quasi-stationären Strom-Spannungscharakteristik von Bauelementen sowie deren HBM-äquivalenten Ausfallschwellen. Es existieren viele Varianten mit unterschiedlichen Pulsbreiten, Anstiegszeiten und Messverfahren.

Human Metal Model (HMM): Das Verfahren beschreibt die Entladung eines Menschen über ein metallisches Werkzeug und ein Bauelement nach Masse. Das Modell adaptiert den HBM-Test auf Systemebene (den so genannten Pistolentest) für Bauelemente. Da die ESD-Festigkeit von Bauelementen nur sehr begrenzt auf die Verhältnisse eines Gesamtsystems übertragen werden kann (siehe auch ESD-Robustheit von Bauelementen versus Gesamtsystem) wird dieses Modells in der ESD-Fachwelt sehr kontrovers diskutiert.

Cable Discharge Event (CDE ): Das Modell beschreibt die Entladung eines aufgeladenen Kabels beim Einstecken in ein System. Die Entladepulse von Kabelentladungen sind von der Kabellänge abhängig und können mit TLP simuliert werden.

Test

Was versteht man unter einem ESD Ausfallfenster?

Üblicherweise überstehen elektronische Bauelemente eine ESD-Belastung bis zu einer bestimmten Belastungsschwelle und werden bei höheren Belastungen (meist irreversibel) geschädigt. Mitunter ist aber auch folgendes Verhalten festzustellen:

Für ansteigende ESD-Belastungen (UESD)

UESD < U1: pass
U1 < UESD < U2: fail
U2 < UESD < U3: pass
UESD > U3: fail

Der Bereich U1 < UESD < U2 wird als ESD-Ausfallfenster bezeichnet. Dieser Bereich kann leicht übersehen werden. Die meisten standardisierten Test-Verfahren empfehlen daher auch niedrige Werte zu testen.

Mögliche Ursache: Die Aufgabe der on-chip ESD-Schutzelemente besteht u.a. darin den ESD Entladestrom auf einen definierten, unempfindlichen Pfad umzuleiten. Diese Elemente zeigen häufig ein dU/dt- bzw. dI/dt-Verhalten das zur Folge hat, dass ihr Ansprechverhalten mit steigender ESD-Belastung ansteigt.

Dies bedeutet für den obigen Fall: Bei ESD-Belastungen UESD<U2 sprechen die ESD-Schutzelemente nicht an und sind damit wirkungslos. Die zu schützenden Bauelemente können Belastungen bis UESD<U1 überstehen und fallen bei höheren Werten aus. Erst ab UESD>U2 setzt die Wirkung der on-chip ESD-Schutzelemente ein und der ESD-Entladestrom wird auf einen unempfindlichen Pfad umgeleitet. Bei noch höheren ESD-Belastungen, UESD>U3 fallen dann die Bauelemente endgültig aus.

Was versteht man unter ESD Step Stress Hardening (ESD-Härtung)?

Bei einer stufenweisen Erhöhung der ESD-Belastung eines elektronischen Bauelementes ist dessen Ausfallschwelle höher als bei einer einmaligen Belastung. Demzufolge werden Bauelemente durch ESD-Belastungen unterhalb ihrer Ausfallschwelle gehärtet und unempfindlicher. In der Literatur finden sich für dieses Verhalten keine Belege. Vielmehr scheint hier ein Irrtum vorzuliegen.

In der Vergangenheit wurden bei ESD-Belastungen nach dem HBM fast ausschließlich thermische Ausfälle adressiert, die sich elektrisch durch einen erhöhten Leckstrom des belasteten Bauelementanschlusses bemerkbar machten. Dadurch war es möglich die individuelle Empfindlichkeit einzelner Bauelementanschlüsse zu ermitteln.

Ein Beispiel: Die ESD-Ausfallschwelle für einen IO-Pin des Typ_“1“ betrage 1000 V und die für einen IO‑Pin des Typ_“2“ 3000 V. Wird bei einem entsprechenden Bauelement zunächst ein IO‑Pin des Typ_“2“ bis zum Ausfall mit ESD belastet kann durch den Ausfall möglicherweise ein zusätzlicher Entladepfad geschaffen werden, der dann dazu führen kann, dass bei einer nachfolgenden Belastung eines IO-Pins des Typ_“1“ desselben bereits geschädigten Bauelements dieser dann erst bei einer höheren Belastung (>1000 V) ausfällt. Es handelt sich allerdings offensichtlich nicht um eine wirkliche ESD-Härtung, da in diesem Fall das Bauelement ja bereits (vor)geschädigt ist.

Zuverlässigkeit

Können ESD-Vorschädigungen zu Qualitätsproblemen führen?

Bei Ausfällen durch ESD-Belastungen unterscheidet man im Wesentlichen zwischen den thermischen Ausfällen und den Gate Oxide (GOX)-Ausfällen. Bis zur Jahrtausendwende waren die thermischen ESD-Ausfälle dominant.

Ende der 1980iger Jahre wurde bei HBM-Stufentests an Bauelemente in CMOS-Technologie, bei denen die ESD-Prüfspannung schrittweise erhöht wurde, ab einer bestimmten Spannung UESD1 sukzessiv erhöhte Pinleckströme (typisch 1-5 µA) beobachtet, die signifikant unter der Schwelle UESD2 lag, bei der die Bauelemente endgültig ausfielen. Diese erhöhten Pinleckströme konnten ausgeheilt werden (bei RT innerhalb einiger Wochen und bei erhöhter Temperatur bereits im Bereich von einigen wenigen Stunden) und waren hinterher elektrisch nicht mehr von „jungfräulichen“ Bauelementen zu unterscheiden. Allerdings konnte mit physikalischen Analysemethoden optisch Beschädigungen an den ESD-Schutzelementen festgestellt werden (Filamente über dem Gate-Bereich). Das Ausheilen der Bauelemente wurde wie folgt erklärt: Die beschädigten ESD-Schutzelemente reparieren sich selbst, indem die Pinleckströme den Leckstrompfad erwärmen. Dadurch wird dieser hochohmig und schaltet sich deshalb selbst ab. Die Qualitätsverantwortliche wollten damals trotzdem Zuverlässigkeitsprobleme und Auswirkungen auf das Lebensdauerverhalten nicht völlig ausschließen. In der Folge wurden viele Untersuchungen durchgeführt, um den Einfluss von ESD-Vorschädigungen zu beurteilen:

  • ESD-Untersuchungen: Vorbelastete (und danach wieder ausgeheilte) Bauelemente und unbelastete Bauelemente weisen dieselbe Ausfallschwelle auf.
  • Lebensdaueruntersuchungen: Es konnte in keinem Fall ein signifikanter Unterschied in der Lebensdauer von vorbelasteten und unbelasteten Bauelementen festgestellt werden.
  • Statistische Analysen von Feldausfällen: Die Annahme, dass eine ESD-Vorschädigung zu Frühausfällen im Feld mit dem Befund EOS führt, konnte nicht bestätigt werden.

In der Literatur finden sich keine Belege für Qualitätsproblem durch ESD-Vorschädigung. Durch eine geeignete Technolgieführung treten bei heutigen CMOS-Bauelementen erhöhte Pinleckströme durch ESD-Belastung nicht mehr auf.

Beim ESD-Test von modernen hochintegrierten Bauelementen werden (auch beim HBM) zunehmend GOX-Ausfälle und immer weniger thermische Ausfälle verursacht. Die Durchbruchspannung von Gate-Oxiden ist von der Belastungsdauer abhängig. Eine Erhöhung der Belastungsdauer von 2 bis 3 Größenordnungen führt zu einer um etwa 10% reduzierten Durchbruchspannung. Die Gate-Oxide haben ein Gedächtnis. Prinzipiell wäre es also möglich, dass Bauelementen auf Grund von ESD unbemerkt Lebensdauer konsumieren und dann verfrüht ausfallen. In der Praxis ist das aber extrem unwahrscheinlich. Um merklich Lebensdauer zu konsumieren müssen Bauelemente ESD-Belastungen von mehr als 95% bezogen auf ihrer Ausfallschwelle ausgesetzt sein. Da aber sowohl die Höhe der ESD in der Fertigung, als auch die Ausfallschwelle der individuellen Bauelemente deutlich höhere Schwankungen aufweisen, würde sich diese Problematik durch eine deutlich erhöhte Ausfallrate bemerkbar machen, auf die die Fertigungs- und Qualitätsverantwortlichen auf jeden Fall in geeigneter Weise reagieren müssen.

Die Untersuchungen des Industrie Councils on ESD Target Levels in seinem Weissbuch 1 und 2 belegen, dass es keine Korrelation zwischen der ESD-Festigkeit eines Bauelements und seiner Ausfallraten oberhalb von 500V HBM und 250V CDM gibt.

Führt eine hohe Robustheit der Bauelemente gegen ESD auch zu einer hohen ESD-Robustheit des Gesamtsystems?

Eine ausreichende ESD-Robustheit von Bauelementen stellt sicher, dass diese innerhalb ESD geschützter Bereiche (EPA: ESD protected area) zuverlässig gehandhabt und verarbeitet werden können. Ein Gesamtsystem dagegen kann wesentlich stärkeren ESD (Faktor 10 und mehr) ausgesetzt sein und darf zusätzlich auch keine Störungen im Betrieb aufweisen. Die in einem Gesamtsystem verbauten Bauelemente sind häufig durch ein Gehäuse ausreichend geschützt. In einzelnen Fällen können diese (oder auch nur einzelne Anschlüsse) jedoch auch sehr starken ESD ausgesetzt sein. Ein für diesen Fall ausreichender on-chip ESD-Schutz ist aber aus ökonomischen und auch aus technischen Gründen (Einschränkung der Funktion) nicht möglich oder sinnvoll. Für einen zuverlässigen ESD-Schutz sind in diesem Fall zusätzliche Maßnahmen auf Systemebene notwendig. Das häufig vorgetragene Argument, eine hohe ESD-Robustheit der Bauelemente ist hilfreich bei der Realisierung der notwendigen ESD-Robustheit des Gesamtsystem ist nicht zutreffend. Tatsächlich ist die ESD-Ausfallschwelle der Bauelemente in diesem Zusammenhang nicht relevant (da diese ja i.d.R. sehr viel niedriger ist als wie sie für das System gefordert wird). Wichtig dagegen ist, dass die Strom-Spannungskennlinien der ESD-Schutzelemente des Gesamtsystems und die der Anschlüsse der Bauelemente aufeinander abgestimmt sind, damit die ESD über die Schutzelemente zuverlässig abgeleitet werden kann.